清华设计自动化为祖国EDA事业发展而努力！

• 姓名： 王泽毅
• 职称：清华大学计算机科学与技术系教授
• 电话：62785564
• 邮箱：wangzy@mail.tsinghua.edu.cn

1961年9月---1965年7月 在西安交通大学计算数学专业学习，获理学学士学位。

1965年8月---1978年9月 在清华大学基础数学系工作，职务讲师。

1978年10月---1990年11月 在清华大学计算机科学与技术系CAD研究中心工作, 职务讲师。

1990年12月---1996年7月 在清华大学计算机科学与技术系设计自动化实验室工作, 职务副教授。

1996年7月----现在 在清华大学计算机科学与技术系设计自动化实验室工作, 教授, 博士生导师。从事大规模集成电路互连寄生参数提取算法的研究。

1987年8月---1988年12月 在美国Stanford大学做访问学者, 在Intel iPSC Hypercube Multiprocessor并行计算机上从事三维器件模拟的研究。

1995年8月---现在 美国几家EDA软件公司, 如Synopsys, Chip & Chip, EPIC, 和FT等的研究顾问, 每年访美两次进行合作研究。

曾从事多因素最优搜索问题的正交设计方法；用于燃气涡轮分析的动态流场计算；VLSI电路分析中的稀疏矩阵技术；有限元方法二维MOSFET器件的模拟；有限差分方法的二、三维MOSFET器件的模拟；三维器件模拟的并行计算等方面的研究，现从事串、并行数值方法，主要是边界元方法在VLSI CAD领域的研究和应用，包括电路分析、器件模拟和互连寄生参数提取。已发表70多篇论文，其中4篇刊于IEEE Trans. on CAD，EI收录和国际会议的文章有30多篇。

1． 国家自然基金： VLSI互连及衬底寄生效应分析与相关算法研究

2． 863项目：

3． 973项目: 深亚微米工艺下超大规模集成电路计算机辅助设计算法研究及高性能软件开发

4． 国际合作研究: Synopsys Inc.

领导多项国家自然科学基金项目、国家关键基础研究基金和清华大学基金项目。在与美国EDA软件公司Synopsys合作过程中，领导开发的三维互连电容提取软件B3D已嵌入到其“Arcadia”软件中，投入市场。

近期发表的有关VLSI寄生参数提取算法的学术论文：
（Selected Papers on VLSI parasitic parameter extraction ）

1 Wenjian Yu and Zeyi Wang, "An Efficient Quasi-Multiple Medium Algorithm for the Capacitance Extraction of Actual 3-D VLSI Interconnects", in Proc. IEEE Asia South Pacific Design Automation Conference 2001, Yokohama, Japan, Jan. 2001, pp. 366-371.

2 Zhaozhi Yang, Zeyi Wang, Shuzhou Fang, "A Virtual 3-D Multipole Accelerated Extractor for VLSI Parasitic Interconnect Capacitance", presented at the ASP-DAC’2001, Japan, Jan. 2001

3 杨钊志，王泽毅，方蜀州，"VLSI互连寄生电容准三维多极加速提取"，电子学报，第28卷，第11期，pp.129-131，2000年。

4 李毅，王泽毅，侯劲松，"动态随机存储器中堆叠电容器结构的互连寄生电容模拟"，电子学报，Vol. 28, No. 11, pp. 29-31, 2000年。

5 Zeyi Wang, Wenjian Yu, "A Fast Quasi-Multiple Medium Algorithm for 3-D Interconnect Capacitance Calculation", IFIP 16th World Computer Congress, pp223-230, Beijing, Aug. 2000

6 Shuzhou Fang, Zeyi Wang, "A Simple Hybrid Method to Calculate the Frequency-dependent Resistances and Inductances of Coupled Transmission Lines while Obtaining Capacitances", IFIP 16th World Computer Congress, pp211-216, Beijing, Aug. 2000

7 古江春，王泽毅，洪先龙，"层次式直接边界元计算VLSI三维互连电容"，计算机辅助设计与图形学学报，Vol. 12, No. 8, pp. 635-640, 2000

8 古江春，王泽毅，洪先龙，"三维寄生电容边界元计算的半解析积分方法",电子学报，2000年第5期

9 Z. Wang, Y. Yuan, and Q. Wu, "A Parallel Multipole Accelerated 3-D Capacitance Simulator Based on an Improved Model," IEEE Trans. on CAD, Vol. 15, No. 12, pp. 1441-1450, 1996

10 Z.-Y. Wang, K.-C. Wu, and R. W. Dutton, "An Approach to Construct Pre-Conditioning Matrices for Block Iteration of Linear Equations," IEEE Trans. CAD, Vol. 11, No. 11, pp.1334-1343, 1992

11 Z. Wang and Q. Wu, "A Two-Dimensional Resistance Simulator Using the Boundary Element Method," IEEE Trans. on CAD, Vol. 11, No. 4, pp.497-504, 1992

12 Ke-Chih Wu, Robert F. Lucas, Zeyi Wang and Robert W. Dutton, "New Approaches in a 3-D One Carrier Device Solver," IEEE Trans. on CAD, Vol. 8, No. 5, pp.528-537, 1989